高速存储接口(HBM/GDDR/LPDDR)软件工程师
职位描述
1、负责 HBM、GDDR、LPDDR 等高速存储接口相关底层软件/固件开发，覆盖 PHY 初始化、memory controller 配置、寄存器控制、训练流程管理、异常恢复及启动流程优化等工作。
2、负责高速存储接口 PHY Training 调试，包括 Write Leveling、DQ Centering、Vref Training、CA Training、read/write margin 等关键流程，定位训练失败、读写错误、margin 不足、ECC error 等问题。
3、参与芯片回片 Bring-up、系统联调和量产导入，结合 JTAG、示波器、BERT、逻辑分析仪、DFT/ATE 数据、fail bitmap、error counter 等信息，分析 HBM/GDDR/LPDDR 子系统稳定性和良率问题。
4、开发高速存储接口自动化测试与数据分析工具，使用 C/Python 完成训练参数扫描、margin sweep、日志解析、错误统计、测试报表和量产筛选规则生成，提高调试效率和问题定位准确性。
5、与芯片架构、PHY、memory controller、验证、DFT、封装和系统团队紧密协作，推动高速存储接口在性能、稳定性、功耗、良率和量产可维护性上的持续优化，支撑 GPU/AI 加速器等高性能芯片产品交付。任职要求
学历与经验：
1、研究生及以上学历，微电子、集成电路、电子工程、计算机等相关专业
2、3 年以上高速存储接口底层软件开发经验
3、有 HBM2E/HBM3、GDDR6/6X/7、LPDDR4/5/5X 任一方向量产级项目经验
技术能力：
1、精通嵌入式 C 编程，理解内存映射 IO、寄存器操作、DMA 控制
2、深入理解 JEDEC 规范：JESD238B（HBM3E）或 JESD235D（HBM2E）或 JESD209F（LPDDR5X）
3、熟悉 PHY 训练流程：Write Leveling、DQ Centering、Vref Training 原理与调试
4、有芯片回片 Bring-up 经验，能独立使用示波器、BERT、逻辑分析仪进行信号调试
5、熟悉 Python，能编写自动化测试脚本和数据分析工具
加分：
有 HBM3E 经验，了解 CA Training、片上 ECC 等新特性
熟悉 JTAG 调试（IEEE 1149.1），有边界扫描测试经验
了解 Memory Controller 微架构：调度策略、Refresh 机制、ECC 实现
有 DFT/CP/FT 量产测试相关经验（ATE Pattern 开发或 Fail Bitmap 分析）
有 GPU / AI 加速器 HBM 集成经验（NVIDIA、AMD、国内 GPU 厂商）
熟悉 UVM 或有 DPI-C 固件仿真联调经验
了解 2.5D/3D 封装（CoWoS / SoIC），理解 Interposer + Micro-bump 对信号的影响
