职位描述
1.电路设计与开发：负责DDR PHY 高速模拟电路的设计，包括PLL/DLL/DDL/TXRX/ODT等，优化电路性能指标；
2.信号完整性保障：分析高速信号传输中的问题，设计均衡电路（CTLE/DFE/FFE）补偿信道损耗，通过仿真确保信号眼图满足JEDEC规范；
3.工艺适配与版图实现：基于工艺节点调整电路参数，指导版图工程师完成物理设计，解决寄生效应和工艺角（PVT）波动影响；
4.验证与测试支持：搭建仿真平台进行前仿/后仿验证，制定芯片测试方案，配合ATE工程师调试，分析测试数据并优化设计缺陷；
5.有10年以上相关工作经验，至少有两个PHY的silicon 验证。
6.技术文档编写；
7.跨部门协作。任职要求
精通芯片设计工具
熟悉JEDEC LP5/GDDR6/HBM3 等协议标准
掌握半导体器件物理特性
具备SI/PI分析经验
