职位描述
1、负责AI算力芯片原型策略与开发计划，跟进原型方法的演进，具体模块如：IO die 以太/UCIE高速接口的原型验证等，回片bringup调试和量产支撑。
2、熟悉高速以太 SUE/OISA协议，支持原型验证团队关于高速接口部分做出合理选择，使用适配的方案推进项目进程。
3、负责相关原型策略与开发计划，跟进原型方法的演进；
4、满足其他团队对验证的需求，和其他团队合作，定位EMU/FPGA平台测试中出现的问题；任职要求
1. 相关计算机，电子等理工科专业本科及以上学历，硕士以上学历；
2. 熟悉Verilog编程语言，了解tcl/python/makefile等；
3. 熟悉ddr，pcie，serdes等高速接口；
4. 有FPGA经验，熟悉Palladium/HAPS平台更佳；
5. 良好的沟通能力，有较强的学习能力。
