职位描述
1.协同前端与DFT,理解芯片架构,并对AI算力芯片设计的早期物理实现评估；
2.独立搭建自动化后端流程并提升性能;
3.负责Top/Block级P&R、时序及物理Signoff;
4.协同前端提升特定工艺下的芯片PPA;
5.完成Wafer on Wafer堆叠芯片后端物理实现。任职要求
1.计算机/半导体相关专业本科及以上；
2.深入理解Top/Block级P&R、时序收敛及验证；
3.熟悉Innovus/ICC2等主流EDA工具及其算法；
4.熟练使用Tcl、Perl、Makefile等脚本语言；
5.具备相关经验优先：如对Synthesis和DFT了解；
