职位描述
1、参与FPGA系统RTL代码编写、仿真验证与调试，协助完成模块设计、集成与功能闭环；
2、参与高速逻辑电路设计与时序收敛，包括多时钟域处理、跨时钟域同步、时序约束与静态时序分析；
3、参与主流FPGA硬件架构（Xilinx/AMD UltraScale+、Intel/Altera Agilex等）的底层适配与资源优化，了解LUT、DSP、BRAM、时钟网络等；
4、参与高速互连接口（如PCIe、Ethernet MAC、DDR控制器等）的逻辑开发与调试，保障数据通路稳定高效；
5、参与FPGA开发全流程，包括综合、布局布线、时序分析、比特流生成及板级调试；
5、配合硬件工程师完成系统硬件联调、信号完整性分析与问题定位；
负责底层技术开发文档、设计文档、测试报告等文档编写，沉淀可复用的FPGA设计方案。任职要求
1、本科及以上学历，计算机、电子、微电子、通信、自动化等相关专业。
2、熟练掌握Verilog或SystemVerilog，了解RTL代码编写与调试基础，具备良好的代码风格与问题排查能力；了解逻辑设计方法论。
3、了解高速逻辑电路设计及时序收敛基础，熟悉CDC处理、时序约束（XDC/SDC）、静态时序分析与关键路径优化等概念；有相关课程设计或项目实践者优先。
4、学习能力强，对FPGA开发、硬件加速、算力基础设施等领域有浓厚兴趣，愿意深耕底层硬件逻辑开发。
