职位描述
1.负责AI服务器OAM板卡、UBB基板、GPU芯片EVB板等产品的PCB Layout设计，主导从叠层规划、布局布线、设计评审、Gerber、文件归档的全流程；
2.负责高速电路Layout设计，包括32Gbps及以上高速信号（PCIe、SerDes、以太网等）的阻抗控制、等长与时序匹配、串扰抑制及回流路径优化；
3.负责大电流电源设计，包括0.8V/1000A级别多相DC-DC电源的PCB设计，大电流铺铜、电源平面分割、载流能力计算、多相电源布局及散热过孔，确保电源完整性（PI）和散热效率；
4.与硬件、SI/PI、结构、散热及PCB板厂紧密配合，共同确定板材、层叠、布局、阻抗、铜厚、HDI及背钻方案。配合SI/PI工程师完成信号完整性与电源完整性分析，将仿真结论（叠层设计、过孔方案、去耦布置、回流路径等）落实到版图设计中；
5.使用Allegro PCB Editor及Constraint Manager建立并维护阻抗、差分、等长、线宽线距、过孔和特殊网络约束，完成DRC、DFM/DFA/DFT检查及交叉评审，输出生产制造文件（Gerber、ODB++、装配图、钢网文件等）；
6.负责Capture CIS元器件库的创建与维护，包括企业料号、器件属性、原理图封装（Symbol）、PCB封装（Padstack/Footprint）、3D模型及其映射关系。建立公司元器件库规范和管理流程，包括命名规则、建库检查清单、复核、版本发布、变更审批、及停用机制；
7.建设并维护Layout设计规范、约束模板、评审清单和典型问题案例库，提升一次投板成功率和跨项目复用效率。任职要求
1.电子工程、通信工程、自动化等相关专业本科及以上学历；
2.3-5年PCB Layout设计经验，有AI服务器、GPU/加速卡、高速数通设备等相关产品经验者优先；
3.熟练使用Cadence Allegro及CIS（Design Entry CIS）工具链，熟悉20层以上高多层板与HDI设计；
4.具备32Gbps及以上高速电路Layout实战经验，熟悉PCIe、SerDes、DDR等高速接口的Layout设计要求（阻抗、等长、隔离、过孔优化等）；
5.具备0.8V/1000A级大电流多相DC电源Layout经验，熟悉功率回路设计、远端Sense采样走线、电源平面与散热设计要点；
6.具备扎实的信号完整性/电源完整性理论基础，能够理解并落实SI/PI仿真报告结论；
7.熟悉CIS元件库建库与维护流程，有元器件封装库规范化管理和版本管理经验；
8.熟悉PCB制造工艺（背钻、阻抗控制、HDI、高多层压合等）及DFM/DFA/DFT设计要求；
9.严谨细致、责任心强，具备良好的沟通协作能力和技术文档输出能力。
