职位描述
岗位职责
● AI Core微架构和设计：深度参与AI芯片核心计算单元（AI Core）的设计与交付，模块包含标量（Scalar Core）、向量（Vector Core）及张量（Tensor Core）等多个计算单元，涉及浮点计算单元、指令发射控制逻辑，缓存和互联设计等关键模块的RTL编码与功能验证。
● 系统级协同设计：协同算法团队理解大模型典型算子（如Transformer注意力机制、矩阵乘法等）的硬件实现需求，确保AI Core架构与芯片整体架构的高效协同。
● 全流程开发支持：基于数字电路设计规范完成模块级设计文档输出，配合验证团队搭建验证环境、分析覆盖率缺口，并参与FPGA原型验证与流片后调试，保障设计功能与性能指标符合预期。
● 算法-硬件联合优化：跟踪主流大模型算法演进趋势，结合硬件实现特点对计算单元、数据通路进行针对性优化，在算力密度、能效比及访存效率等维度实现芯片性能突破。任职要求
任职要求
● 专业背景与经验：微电子、电子工程、计算机体系结构等相关专业本科及以上学历，具备2年以上AI芯片、GPU或高性能计算芯片数字设计经验，有AI Core或类似计算架构开发落地经验者优先。
● 技术硬实力：精通数字电路设计方法学，扎实掌握Verilog语言及RTL设计流程，熟悉EDA工具链（仿真、综合、时序分析等），具备独立完成复杂状态机、流水线控制及复杂流控结构的设计能力。
● 算法与架构理解力：深入理解大模型典型算法与核心算子的计算特征，具备算法-硬件协同设计思维，能从硬件实现角度提出算子优化方案，有浮点单元、并行计算架构设计经验者优先。
● 综合素养：具备严谨的工程思维与问题定位能力，能高效阅读英文技术文档，拥有良好的沟通协作意识，可与算法、验证、后端团队紧密配合完成芯片级交付目标。
