职位描述
1、参与基于先进工艺节点（14/12nm、7/5nm，4/2nm）的高速光互联芯片、112G/224G SerDes、ETH Gearbox、Retimer、车载等高端通信互联芯片的架构设计、数字逻辑实现、流片与全流程验证；
2、负责高速接口协议、SerDes 数字子系统、时钟复位、链路训练、信号补偿等模块的需求分析、方案设计、详细设计文档编写及 RTL 代码实现；
3、承担高速互联相关产品的模块设计验证、SOC 系统级验证、FPGA 原型验证与板级调试，参与逻辑综合、时序分析、低功耗设计、物理实现协同与回片 bring-up，支撑芯片成功流片与量产交付。任职要求
1、微电子、计算机、电子工程、通信、自动化等理工类相关专业，本科及以上学历，5 年及以上数字 IC 设计；
2、熟悉芯片全流程开发方法，具备扎实的数字电路、异步时序、高速接口理论基础，熟练掌握 Verilog RTL 编码与逻辑综合；有SerDes、112G/224G 高速接口、光互联、Gearbox、Retimer、PCIE/ETH相关经验优先；
3、热爱前沿技术，具备较强的逻辑分析、问题定位与创新解决能力，具备良好的英文读写与沟通协作能力；
4、工作严谨负责、执行力强，有芯片流片与量产交付经验，具备良好的团队协作与抗压能力。
