职位描述
1、参与芯片模块级/系统级验证环境搭建、用例开发与执行；
2、根据设计规格文档，编写验证计划、测试点与测试用例；
3、运行仿真、定位并分析仿真失败，协助定位设计问题；
4、整理验证报告，维护覆盖率（代码/功能），推动覆盖率收敛；
5、配合设计、集成等团队，完成问题定位、回归验证与版本交付。任职要求
1、掌握数字电路基础、计算机组成原理、Verilog/SystemVerilog基础语法；
2、理解UVM验证方法学，有UVM环境搭建/用例编写经验优先；
3、熟悉VCS/Verdi等主流EDA工具，能进行仿真、波形调试与覆盖率分析；
4、具备基本脚本能力（Python/Perl/Shell），可实现用例批跑、结果自动化处理；
5、学习能力强，逻辑清晰，责任心强，良好沟通与团队协作意识；
6、有SoC/接口协议（AXI/UART/I2C/SPI等）验证经验者优先。
