职位描述
1.主导 SoC / 高性能处理器等复杂芯片物理设计全流程（Floorplan/Placement/CTS/Routing），制定先进工艺技术方案，把控设计质量与进度
2.攻关时序收敛、SI/PI、DRC/LVS 等复杂问题，优化芯片 PPA（面积 / 功耗 / 性能）
3.输出设计规范与最佳实践，指导初 / 中级工程师，组织技术培训提升团队能力
4.对接跨部门（前端 / 验证 / 流片）需求，主导解决物理设计重大问题，保障流片量产
5.跟踪先进工艺 / Chiplet 等技术趋势，引入新技术优化设计流程任职要求
1.本科及以上，电子 / 微电子相关专业，5 年 + 物理设计经验（专家级 8 年 +）
2.精通物理设计全流程，熟练使用 Cadence Innovus/Synopsys IC Compiler，有 7nm 及以下或复杂芯片项目经验
3.能独立决策并攻克复杂技术难题，熟悉 DFT、版图验证及流片流程
4.有团队管理 / 指导经验，具备优秀跨部门沟通与抗压能力
加分项：
1.有 Chiplet/3D IC 物理集成经验优先
2.熟悉低功耗设计（Power Gating/Multi-Vt）优先
3.会 Tcl/Python 开发物理设计脚本优先
