职位描述
1. DFT流程支持： 协助资深工程师完成SoC芯片的DFT设计实现，包括但不限于Scan Chain（扫描链）、MBIST（内建自测试）、Boundary Scan（边界扫描）等模块的设计与集成。
2. 测试向量开发： 参与ATPG（自动测试向量生成）模式的仿真验证，分析覆盖率报告，协助进行DFT相关的ECO（工程变更单）修改。
3. 脚本开发与维护： 使用Python、Perl或Tcl等脚本语言，开发自动化工具，提升DFT验证和检查的效率。
4. 良率分析支持： 协助收集和分析良率数据，配合后端团队完成测试结构的版图验证（DRC/LVS）。
5. 文档撰写： 整理DFT设计文档、测试规格书及验证报告。任职要求
1. 教育背景： 微电子、集成电路、电子工程等相关专业在读硕士或博士（大四保研亦可）
2. 基础知识： 掌握数字电路基础知识，熟悉CMOS电路原理；了解DFT的基本概念（如故障模型、扫描压缩等）。
3. 工具与语言： 熟悉Linux操作系统；掌握Verilog硬件描述语言；至少掌握一种脚本语言（Python/Perl/Tcl）。
4. 工具链： 有以下经验者优先：
o 接触过Synopsys（TestMAX, TetraMAX）或Siemens (Mentor) (Tessent) 等DFT EDA工具；
o 有过实际流片经验或参与过相关项目（课程设计/竞赛/实验室项目）。
5. 软技能： 具备良好的英文阅读能力（能够阅读EDA Tool Manual），逻辑严谨，具备较强的自驱力和团队协作精神。
