职位描述
1.参与存储IP（MTP/OTP/eflash等)外围模拟电路包括电荷泵、灵敏放大器、读写控制电路、参考源等模块以及阵列编解码电路的设计、仿真以及优化；
2.根据存储容量、速度、性能等需求，定义设计架构和外围模拟电路设计的关键参数;
3.主导存储IP的设计开发，协调数字控制逻辑与版图实现，确保IP性能和良率；
4.在电路设计、测试失效分析中起主导作用，协助解决客户在IP使用中遇到的问题；
5.指导版图工程师完成存储阵列周边的高压器件、匹配布局及隔离设计；
6.对客户、FAE、销售提供存储IP技术支持。任职要求
1.硕士及以上学历，微电子、材料或物理等相关专业，有存储或非易失性存储器模拟电路设计经验优先；
2.具有深厚的模拟IC及半导体物理基础，熟悉浮栅/电荷阱器件特性，掌握高压电路设计、低功耗读取技术峰，熟悉可靠性分析测试方法；
3.熟练使用Cadence Virtuoso、Spectre及相关仿真工具；
4.有MTP/OTP/eflash等存储IP多次成功量产经验者优先。
