职位描述
职位描述
1. 负责高速接口IP(SerDes/UCIE等)系统方案和电路模块的研发和设计；
2. 完成模拟模块开发 ，如TX/DAC/CTLE/ADC/RX clock/PLL等；
3. 完成系统和电路设计仿真验证，以及相关子系统的AMS仿真验证；
4. 指导版图/数字设计，完成模块后仿和调试 (post-layout simulations and tunings)；
5. 撰写系统微架构/设计文档，支持验证工作；
6. 负责回片之后的相关调试。任职要求
职位要求
1. 电子/半导体专业的硕士或博士学位，熟悉半导体工艺和器件物理；
2. 熟悉Bandgap Reference Generator, Biasing Circuits, Amplifier, Comparators, ADCs, DACs等基本模拟和混合信号电路的设计；
3. 理解 Mismatch Mitigation, Low Noise, Impedance matching and Low Power Design 等设计技术；
4. 理解SerDes/UCIE系统，有SerDes/UCIE组成电路 (RX, TX, CDR, PLL)的研发经验;
5. 熟悉芯片设计流程，熟练掌握各种模拟设计和验正工具；
6. 良好的英文书面和口头沟通能力;
7. 积极进取，愿意接受挑战。
