职位描述
1. 负责2.5D/3D IC Interposer全流程物理实现工作，涵盖 Floorplan 规划、电源网络设计（PDN）、布线、物理验证等核心环节，保障 Interposer 物理设计的 PPA（性能、功耗、面积）与良率目标达成。
2. 主导 Interposer 与 Die、Substrate 的接口设计，完成 Bump/RDL 布局、TSV /bump的物理集成，确保多芯片异构集成的物理连接可行性与信号完整性 以及解决2.5D/3D 设计IREM等。
3. 与前端设计、仿真验证、SI/PI/ 热仿真、封装设计等团队紧密协作，同步设计需求，解决跨领域集成中的物理设计问题，推动设计迭代与问题闭环。
4. 跟踪先进封装 Interposer 设计的行业技术趋势，优化物理实现流程，引入新方法、新工具提升设计效率与设计质量。任职要求
1. 2 年及以上芯片后端物理实现及先进封装 Interposer 设计相关工作经验.有量产芯片 Interposer 物理实现项目经验，熟悉 CoWoS/Chiplet/SoIC 等先进封装方案的设计流程者优先。
2. 精通 Interposer 物理实现全流程，熟悉 2.5D/3D IC 异构集成架构，掌握 Bump/RDL/TSV/CoWoS/SiP 等先进封装技术的物理设计要点。
3. 具备扎实的半导体物理、集成电路设计、电源和信号完整性(PISI)设计基础），能独立分析并解决 EM/IR Drop / 布线拥塞等物理设计问题。
4. 具备良好的跨团队沟通协作能力、问题分析与解决能力，能承受芯片设计项目的进度压力，具备较强的责任心与执行力。
5. 精通物理实现流程脚本开发(TCL/Perl/Python)
