职位描述
1. 负责芯片的物理验证工作；
2. 负责芯片的ESD规划；
3. 负责Block 级的Place&Route及时序收敛。
4. Bump及RDL设计及复杂IP的物理集成。任职要求
1、熟练使用innovus等EDA工具；
2、熟悉bump /RDL设计和复杂IP的物理集成经验者优先（例如LPDDR，PCIE等）；
3、精通物理实现，并且对PR流程有较深的理解；有大规模SoC芯片PR经验者优先；
4、熟悉FinFet 工艺，精通DRC/LVS/ERC/PERC及ESD/Latchup等。
