职位描述
1. 负责SOC Chip DFT架构定义,能够配合前端设计团队实现SoC芯片的DFT策略；
2. 负责SOC芯片中的DFT相关工作，包括Scan、MBIST、ATPG、Bscan、IDDQ及HTOL向量产生及仿真等；
3. 与后端工程师合作，解决DFT实现中的 timing signoff和power IR 分析的收敛；
4. 负责流片后，负责ATE测试向量的生成和调试，实现测试向量的优化和解决调试中遇到的各种问题；任职要求
1. 本科及以上学历，5年及以上相关工作经验；
2. 精通Verilog语言，掌握综合、STA时序分析方法和DFT时序约束的定义；
3. 熟悉Shell/TCL/Perl或Python程序,具备DFT流程开发的能力是加分项；
4. 具备实现Chip DFT的规划能力，包括扫描、边界扫描，MemBIST，MemRepair等，对常用的可测性设计方法如BIST, SCAN,JTAG and ATPG有深刻的理解,具有DDR4/PCIE4等高速接口DFT设计经验是加分项；
5. 能够自我激励，并具备团队合作精神；
