职位描述
1. 按照测试输入要求,完成合作上下游输入件检查,反馈并协助解决问题;
2. 按照项目模块级测试需求完成测试电路(DFT)的实现验证;
3. 按照模块级测试交付质量要求,完成模块级质量检查;任职要求
1. 微电子、集成电路、计算机、通信等相关专业;
2. 有DFT(Boundary Scan, Scan, Memory Bist等)设计验证经验者优先;
3. 有python/perl/tcl编程经验者优先;
4. 有verilog/sverilog/vhdl设计及RTL/netlist 仿真经验优先；
5. 有逻辑综合、Formal验证flow及STA 经验优先;
6. 具有较强的解决问题能力,团队合作,积极向上;
