职位描述
你将作为CPU团队一员参与打造行业领先的RISC-V高性能通用处理器，探索业界和学术界领先的技术创新。通过成熟完善的开发流程，将处理器产品高质量的交付市场和客户。
- 制定微架构，编写处理器RTL代码。与物理实现团队合作，分析和优化RTL代码以满足PPA指标。
- 分解测试点，搭建验证平台，编写测试激励，制定和分析功能覆盖率。
- 与软件和工具团队合作，搭建处理器性能模型，分析benchmark测试结果，探索微架构优化点任职要求
- 计算机科学、电子信息工程、微电子等相关专业2025届硕士或博士研究生。
- 熟悉Verilog、System Verilog等硬件设计语言。
- 熟悉计算机体系结构。
- 熟悉数字电路设计基础和流程，了解基本的PPA分析优化方法。
- 熟练掌握至少一种面向对象的脚本或者编程语言。
- 具备较好的学习和独立解决问题的能力，能够快速适应新的环境和工作领域。
- 具备良好的沟通表达和团队协作能力。
满足以下任意一项为加分项：
- 具有相关领域商用产品项目的实习经验。
- 熟悉RISC-V、ARM、X86等CPU指令集架构。
- 了解AI算法和应用，了解NPU、GPGPU或其他加速器架构。
- 了解片上网络、总线互联、中断调试框架、I/O外设等系统硬件架构。
- 熟悉UVM验证方法学，具备搭建验证平台、分析覆盖率的能力。
- 精通C++，熟悉ESL建模，具备搭建和调试处理器性能模型的能力。
- 具备后端物理设计实现经验，熟练使用EDA工具产生网表、布局布线，分析优化时序、功耗和面积。
- 了解操作系统结构和编译原理，具备分析和调试常用benchmark的能力。
