职位描述
1.完成芯片RTL/Netlist检查，SDC/UPF撰写和检查等工作；
2.完成芯片顶层或模块电路的综合，形式验证，低功耗分析验证；
3.完成全芯片的时序分析，timing ECO优化以及收敛；
4.完成芯片timing signoff criteria的制定，以及signoff方法学研究；
5.推动关键模块PPA的达成及优化；
6.做为前端后端的接口，解决项目范围内中端关键路径，支持芯片的可实现性和可测试性的落地。任职要求
1.硕士以上学历，数字电路相关专业，5年以上工作经验；
2.精通 synthesis, low power check, formal check等相关流程和工作；
3.熟悉SDC/UPF等约束文件，熟悉主流的设计结构和low power结构；
4.熟练掌握Shell，Tcl，Perl，Python等脚本语言完成定制脚本开发；
5.有TSMC 7nm等以下先进工艺节点交付经验优先；
6.有一定前端设计基础、DFT基础和物理实现能力，更好的衔接前后端；
7.有很好的逻辑思维能力，沟通表达能力和团队合作能力。
