职位描述
团队介绍：基于 Synopsys ZeBu / HAPS 硬件仿真与 FPGA 原型平台，在流片前用 C / 汇编裸机程序驱动 GPU/AI SoC，把数据链路、中断、寄存器与 IP 功能提前跑通，定位 RTL 级硬件问题，同时关注带宽、时延等性能指标与压力场景；回片后复用同一参考环境支持硅后 Bring-up。团队以 C 语言为主、少量汇编，调试时需结合波形；用例开发不要求编写 Verilog / SystemVerilog 测试平台。
岗位职责
1. 依据芯片架构与规格文档拆解测试点，设计并执行模块级、子系统级、系统级硅前验证用例，明确预期结果与自动判据；
2. 以 C 为主、汇编为辅开发裸机（bare-metal）测试程序，覆盖启动、复位、中断、异常处理、外设及多 IP 协同工作场景；
3. 在 ZeBu / HAPS 等平台加载执行测试程序，维护用例库与回归集，输出验证报告、风险清单与流片评审所需的验证结论；
4. 用例失败时结合波形、Trace、日志与调试寄存器定位问题，区分测试程序、软件配置与 RTL 缺陷，输出可复现步骤，推动跨团队闭环；
5. 开发 Python / Shell 脚本及构建、回归、结果比对工具，提升用例执行与问题定位效率；
6. 参与回片后 Bring-up 支持，复用硅前参考环境复现与比对问题，协助硅后问题定位与修复验证闭环。任职要求
任职要求
硬性要求
- 熟练使用 C 语言，能读写汇编（ARM / RISC-V 任一），理解 C 与汇编混合调用及调用衔接；
- 理解 CPU 体系结构与底层机制：Boot 流程、异常 / 中断、特权级、内存屏障、Cache 与内存序；
- 具备以下 IP / 子系统中任意 1~2 类的测试经验：NPU / AI 加速器、CPU、DDR、PCIe、Die-to-Die（D2D）、RDMA、NoC；
- 能看懂时序波形与总线行为，具备从软件现象追到硬件信号的基础；
- 熟悉 GCC / Clang 工具链、Makefile、链接脚本（linker script / scatter file）与 Git；
- 掌握 Linux 基本操作，并掌握 Python 或 Shell 至少一种脚本语言；
- 具备良好的问题拆解、跨团队沟通与文档输出能力，能独立推动问题闭环。
加分项
- 熟悉 ZeBu / HAPS 调试能力，或有 Palladium / Veloce 等其他硬件仿真平台使用经验；
- 有 Bootloader、BSP 或底层驱动开发 / 调试经验；
- 熟悉 DDR Training、PCIe 或 RDMA 驱动；
- 熟练使用 JTAG、TRACE32 或硬件 Trace 调试手段；
- 完整参与过一代芯片从硅前验证到流片 / 回片的项目。
