职位描述
1、参与基于先进工艺节点（14/12nm、7/5nm及以下）的高速SerDes PHY芯片中，全定制高速模拟及数模混合电路的设计、仿真到流片的全流程工作；
2、负责SerDes模拟前端（AFE）及核心模块的架构定义、电路设计、前后端仿真、测试和系统验证工作，指导并协助版图工程师完成Layout设计，编写相关的技术设计与测试文档；
3、参与业界前沿的高速SerDes协议（如PCIe Gen5/6、112G/224G Ethernet、UCIe/Chiplet等）的关键模拟电路设计，包括但不限于高频PLL、CDR、TX端（Driver/Serializer）、RX端（VGA/CTLE/DFE）、以及高速ADC/DAC等。任职要求
1、微电子、集成电路、电子工程及理工类相关专业，硕士及以上学历（博士优先），具有1年以上高速模拟电路或SerDes相关的学习或项目开发经验；
2、深入理解并熟练掌握SerDes常用模块的设计、前后端分析和验证方法，如高频PLL/DLL、CDR、CTLE、DFE、高速Driver、比较器等；
3、具备扎实的模拟电路基础和高速电路理论功底，擅长分析非理想因素（如噪声、时序、抖动/Jitter、失配等）对电路的影响；
4、能够深入理解Post-layout带来的非理想因素，在此基础上理解信号完整性（SI）、电源完整性（PI）基础知识；
5、对学习相关的新技术有极高的热情，具备逻辑和创新思维能力；具备良好的英语读写及交流能力，拥有出色的团队沟通和解决问题的能力。
