职位描述
开发与优化lint/cdc/rdc/sdc/vclp，dc/rtla/fm/pt等flow，提升前端rtl/sdc/upf等开发设计的效率与质量；
开发与优化各种自动化脚本（Tcl/Perl/Python等），提升前端开发设计的效率与质量；
与SoC前后端团队紧密协作，解决芯片设计实现中的各种交叉问题。任职要求
必备条件：
电子工程、微电子、计算机或相关专业本科及以上学历，2年以上数字IC设计或实现经验；
熟练掌握相关EDA工具比如VC SPYGLASS、VC LP, DC/RTLA、FORMALITY、PRIMETIME等;
具备一定的Verilog/SystemVerilog基础，了解逻辑综合、布局布线以及静态时序分析等流程；
具备良好的沟通能力和团队协作精神，能够跨团队高效推进项目。
加分项：
有7nm及更先进工艺节点大规模SoC项目经验；
有top flatten sdc/upf 集成经验；
熟悉ARM AMBA 总线协议；
