职位描述
主导面向高性能SoC（如AI设备、汽车、边缘服务器）的定制化电源管理芯片（PMIC）规格定义、架构设计与落地交付，打通“系统需求 → 电源方案 → 芯片实现”全链路，支撑公司核心产品的能效比与差异化竞争力。
1. 需求分析与规格定义
深度对接SoC架构、系统硬件及应用团队，精准提炼供电需求（电压轨、电流、瞬态响应、噪声、功耗目标等）；
主导定制PMIC产品规格书（PRD），明确功能、性能、封装、可靠性及车规/工规要求。
2. 电源架构设计与方案选型
设计高集成度PMIC架构（含多相Buck、LDO、Charger、电量计、GPIO控制、RTC等）；
评估自研 vs 外购 vs 联合开发路径，制定最优技术路线；
主导与Foundry及IP供应商的技术对接，确保工艺平台匹配（如BCD、CMOS）。
3. 跨团队协同与项目推进
联动模拟前端、版图、验证、测试团队，推动PMIC从Spec到流片、量产的全流程；
支持参考设计（Reference Design）开发，提供电源树（Power Tree）、Layout指南及EMI优化建议；
协助解决Bring-up、量产及客户导入中的电源相关问题。
4. 技术前瞻与生态建设
跟踪GaN、SiC、数字控制环路（Digital PWM）、先进封装等电源技术趋势；
构建国产PMIC供应链合作网络，推动联合创新；
沉淀设计规范、Checklist与IP模块，提升团队复用效率。任职要求
必备条件
硕士及以上学历，微电子、电子工程、集成电路等相关专业；
8年以上模拟/电源IC设计经验，至少主导过2款以上量产PMIC芯片（含Buck/Boost/LDO/Charger等模块）；
精通电源拓扑（COT、Voltage Mode）、环路稳定性、EMI/EMC设计及热管理；
熟悉先进制程（40nm及以下）下的模拟电路设计挑战；
具备扎实的系统级视角，理解SoC供电架构（DVFS、Power Gating、多电压域）；
熟练使用Cadence Virtuoso、Spectre、HSPICE等EDA工具。
优先考虑
有ARM SOC、AI加速器、智能座舱、服务器等高性能场景PMIC开发经验；
熟悉车规标准（AEC-Q100、ISO 26262）或工业可靠性要求；
具备团队管理或技术领导经验；
有与国产PMIC厂商成功合作案例。
