职位描述
1.根据芯片设计规格，搭建 UVM 验证平台，编写 Testcase，完成模块、子系统级功能仿真验证，定位设计缺陷。
2.开展覆盖率收集与分析，持续完善激励与检查逻辑，提升功能覆盖率，输出验证报告。
3.和数字前端、DFT、后端工程师协同对接，跟进 bug 复现、闭环回归，保障芯片设计按期交付。任职要求
1.硕士及以上学历，集成电路、微电子、电子信息等相关专业，扎实掌握数字电路原理，理解时序、流水线等数字设计基础。
2.熟悉 Verilog 语言，了解 SystemVerilog 与 UVM 验证方法论，具备仿真调试经验，有验证相关课题、项目实践优先。
3.逻辑思维清晰，具备较强问题分析与定位能力；善于跨团队沟通协作，拥有良好英文资料阅读能力，学习意愿强。
