职位描述1. 参与完成先进工艺（40nm,28nm,12nm 等）的版图设计； 2. 参与完成各功能模块的版图集成和其他相关工作； 3. 参与维护和修改DRC，LVS相关规则脚本。任职要求1. 微电子，材料，物理及相关EE专业本科及以上学历； 2. 熟练使用 Cadence-Virtuoso 进行版图设计； 3. 熟练使用 Linux 操作系统； 4. 工作积极主动，有良好的学习沟通能力，具有团队合作精神。
