职位描述1.设计DDR PHY中的高速模拟电路（如DDR I/O、PLL、DLL、均衡器EQ）； 2.优化接收端（RX）与发送端（TX）的SI/PI性能； 3.指导版图设计，确保匹配性（八边形法则）及抗ESD能力。任职要求1.硕士学历，模拟IC设计方向，精通Cadence、Virtuoso/Spectre。 2.深入理解高速电路设计，有过DDR PHY项目经验者优先 3.沟通学习能力强，工作细致。
