职位描述
1、设计DDR PHY中的高速模拟电路（如DDR I/O、PLL、DLL、均衡器EQ）。
2、优化接收端（RX）与发送端（TX）的SI/PI性能（如抗抖动、眼图裕量）。
3、指导版图设计，确保匹配性（八边形法则）及抗ESD能力。
4、支持硅片特性测试（Shmoo Plot）及良率提升。任职要求
1、硕士6年+模拟IC设计经验，精通Cadence Virtuoso/Spectre。
2、深入理解高速电路设计（如差分信号、阻抗匹配、噪声抑制）。
3、掌握DDR接口的SI/PI分析方法及工艺模型（FinFET优先）。
4、有DDR4/5或HBM PHY设计经验者优先。
