职位描述
热招方向：调度、存储-mmu、CUDA Core、Tensor Core、Profiling&Debug
1. 负责 GPGPU 各子系统的 RTL 设计与优化，涵盖 调度控制、计算执行、存储体系与片上互联 等方向；
2. 基于架构规格完成模块设计、接口定义、时序约束与性能优化；
3. 分析关键路径与瓶颈，提出结构或数据通路改进方案；
4. 与架构、建模、验证、后端团队协作，确保设计功能正确、性能达标。任职要求
1. 微电子、计算机体系结构或相关专业，硕士及以上学历；
2. 精通 Verilog/SystemVerilog，具备模块级 RTL 设计与调试经验；
3. 理解 GPU 架构，熟悉执行模型、调度、存储与互联机制；
4. 熟悉时序优化、功耗分析及综合流程，掌握主流 EDA 工具（VCS、Verdi、DC 等）；
5. 具备良好的代码规范、问题分析与跨团队协作能力。
