职位描述
工作地点： 上海 / 北京 / 深圳
岗位职责：
1. 参与NPU（神经网络处理单元）模块级、子系统级及SoC系统级验证计划制定，基于AI计算特征分解验证功能点与覆盖率目标；
2. 基于UVM/SystemVerilog搭建NPU可复用验证平台，开发testbench与随机约束测试用例；
3. 执行NPU核心算子（Conv/GEMM/Pooling/Activation等）及数据通路的仿真验证，定位设计缺陷并跟踪问题解决；
4. 完成代码覆盖率、功能覆盖率及断言覆盖率分析，推动验证收敛；
5. 参与NPU性能验证，包括指令流水线、存储带宽及中断/DMA场景下的数据传输验证；
6. 开发验证参考模型与checker，维护验证回归环境与自动化脚本；
7. 参与SVA断言开发、形式验证及FPGA原型验证；
8. 撰写验证报告、验证计划文档及各类技术文档。任职要求
1. 2027届硕士及以上学历，微电子、电子工程、集成电路、计算机体系结构等相关专业；
2. 扎实的数字电路与计算机体系结构基础，熟悉Verilog/SystemVerilog；
3. 熟悉UVM验证方法学，有实际验证平台搭建或testbench开发经验；
4. 熟悉主流仿真工具（VCS/Xcelium/Questa）及脚本语言（Python/Shell/Makefile）；
5. 了解AMBA总线协议（AXI/AHB/APB），有AI加速器、GPU或DSP验证经验者优先；
6. 熟悉神经网络基本算子或深度学习算法，有NPU指令集验证经验者优先；
7. 有覆盖率驱动验证、断言验证或形式验证经验者优先；
8. 良好的英文读写能力，工作严谨细致，具备较强的逻辑分析与团队协作能力。
