职位描述
工作地点
上海/北京/深圳
岗位职责
1. 参与 SoC 芯片整体架构设计与模块划分，协助完成系统级方案定义；
2. 参与SoC内各子系统， CPU/GPU/NPU/Camera/ISP/总线/存储/外设等子模块的 RTL 设计与代码实现；
3. 参与模块级与系统级综合、时序分析、功耗分析及面积优化；
4. 配合验证工程师完成模块级与系统级验证，定位并修复设计缺陷；
5. 参与 DFT 设计、物理设计协同及后端收敛，支持芯片流片与 bring-up；
6. 撰写设计文档、规格说明书及相关技术报告。任职要求
1. 2027 届硕士及以上学历，微电子、电子工程、集成电路、计算机体系结构等相关专业；
2. 扎实的数字电路基础，熟悉 Verilog/SystemVerilog，有实际 RTL 编码经验；
3. 熟悉 AMBA 总线协议（AXI/AHB/APB）、中断体系、时钟与复位设计者优先；
4. 了解综合（DC/Genus）、时序分析（PT/Tempus）等 EDA 工具者优先；
5. 熟悉处理器结构或具备PCIe/LPDDR/MIPI/USB等某一个高速接口方面经验者优先。
6. 良好的英文读写能力，能熟练阅读英文技术文档；
7. 工作严谨，具备较强的问题分析能力和团队协作精神。
