职位描述
岗位职责
1. 负责 PCB 的 Layout 设计,依据原理图完成布局、布线、叠层设计,满足电气性能、可制造性(DFM)和可靠性要求。
2. 负责元器件封装库的绘制与维护,建立标准封装(Symbol/Footprint/Padstack),保证库的规范性、一致性和准确性。
3. 负责 CIS(Component Information System)数据库的建立、录入、管理与维护,保证元器件数据的完整与可追溯。
4. 配合硬件、结构、EMC 工程师完成设计约束的落地,处理高速信号、功率环路、安规等专项设计要求。
5. 输出 Gerber、钢网、装配等生产文件,配合 PCB 厂、SMT 厂完成工艺评审(DFM/DFA)和问题整改。
6. 参与设计规范、库规范、流程文档的建立与持续优化。
任职要求(必备)
1. 电子信息、通信、微电子、自动化等相关专业。
2. 熟悉 Allegro(Cadence)PCB 设计软件,能独立完成布局布线及基本约束设置。
3. 熟悉 PCB 板材参数(如 Tg、Dk/Df、铜厚)及其应用场景,了解 PCB 加工工艺与 SMT 加工工艺,具备可制造性(DFM/DFA)基本意识。
4. 具备标准封装库绘制与管理经验;熟悉 Symbol/Footprint/Padstack 的规范制作;了解 IPC-7351 等封装标准。
5. 具备 CIS 数据库的建立、管理、维护经验。
6. 了解高速接口信号与功率环路的 PCB 设计要求和规则,如 PCIE、USB、MIPI、以太网等(阻抗控制、等长、差分、参考平面、回流路径等基本概念)。
7. 了解安规设计要求(如爬电距离、电气间隙、隔离带等基本概念)。
8. 工作细致、责任心强,具备良好的规范意识和文档习惯,能承受量产项目的节奏。
加分项(非必需)
• 熟悉 Cadence 全流程(Capture / Constraint Manager / Sigrity 等)或其他主流 EDA(Altium、PADS)。
• 有高速信号完整性(SI/PI)、EMC 设计的基础知识或仿真经验。
• 有量产项目 Layout 经验,或参与过实际投板并成功回板。
• 了解 IPC-A-610、IPC-2221/2222、IPC-7351 等相关标准。
• 有刚挠结合板、HDI、高多层板设计经历。
我们提供
• 完整的从设计到量产的实战机会,资深工程师带教,快速成长为独立负责板卡的 Layout 工程师。
• 覆盖多产品线的项目历练,接触高速、功率、安规等多类设计场景。
允许3个月内投递3个职位，请选择适合的职位进行投递
立即投递
