职位描述
1. 主导 HBM/DDR/SerDes 芯片硅后验证全流程，包括验证方案制定、测试用例设计、实验室验证
平台搭建，确保验证覆盖度满足产品量产需求，贴合 JEDEC 系列标准要求。
2. 负责 HBM/DDR/SerDes 硅后功能、时序、电气特性、信号完整性（SI）、电源完整性（PI）及
可靠性验证，重点调试链路建链、掉链、误码等核心问题，分析 BER（误码率）、Eye
Margin 等关键参数，优化验证策略以提升测试效率与准确性。
3. 主导 HBM/DDR/SerDes 硅后失效分析，针对验证过程中出现的功能异常、性能不达标、良率偏
低等问题，联合设计、封装、SI/PI、ATE 测试等跨部门团队，定位根因并输出解决方
案，推动设计迭代与工艺优化，形成闭环管理。
4. 负责 HBM/DDR/SerDes 验证工具的选型、调试与优化，熟练运用高速示波器、BERT（误码率
测试仪）、逻辑分析仪等实验室设备，开发 Python/C/C++/Perl 脚本实现验证自动化，
提升验证效率与可重复性。
5. 跟踪 HBM/DDR/SerDes 行业技术趋势、JEDEC 标准更新，沉淀硅后验
证经验与方法论，编写验证规范、培训材料，为团队初级工程师提供技术指导与在岗
培训，赋能团队成长；
6. 负责 HBM/DDR/SerDes 验证数据的分析、整理与归档，输出硅后验证总结报告、良率分析报告，
为产品量产决策提供数据支撑；参与优化硅后验证相关流程，助力提升产品良率与产
能。
7. 负责 HBM/DDR/SerDes 产品可靠性测试（工艺 corner，高低温、老化等），确保产品满足可靠
性要求。任职要求
1. 学历：本科及以上，电子工程、微电子、通信工程、计算机工程等相关专业，硕
士及以上学历优先，具备扎实的半导体器件、数字/模拟电路基础。
2. 经验：5 年及以上高速内存硅后验证相关工作经验，至少主导过 1 个 HBM2E 及以
上代际产品的硅后验证全流程，或具备 3 年及以上 GDDR
（GDDR5/GDDR6/GDDR6X）调试经验且熟悉高速内存验证逻辑；熟悉 HBM 芯片堆
叠（TSV 技术）、中介层封装及多通道架构特性，有量产验证经验者优先。
3. 素质：具备极强的问题定位与分析能力，能独立解决硅后验证过程中的复杂技术
问题；具备良好的跨部门沟通协调能力、责任心及执行力，严谨细致，善于沉淀与总
结；能快速跟踪行业新技术、新规范，具备较强的学习能力与团队协作精神，愿意深
耕硅后验证领域。
